Arbiter/Scheduler

Der Arbiter/Scheduler ist eine kritische Steuerkomponente in einer Switch-Fabric-Architektur, die dafür verantwortlich ist, Konflikte zu lösen, wenn mehrere Eingangsports gleichzeitig Zugriff auf denselben Ausgangsport anfordern. Er implementiert Scheduling-Algorithmen, um Bandbreite zuzuweisen, Datenverkehr zu priorisieren und einen fairen oder QoS-gesteuerten Zugriff auf die Vermittlungsmatrix zu gewährleisten, wodurch der Datenfluss optimiert und Überlastung im Netzwerkgerät verhindert wird. Diese Komponente wird typischerweise als Halbleiter (Silizium) implementiert und oft in einem Ball Grid Array (BGA) verpackt. Sie unterstützt eine Schaltkapazität von 1,28 bis 51,2 Tbps, eine Portanzahl von 8 bis 128 Ports und Leitungsraten von 10 bis 400 Gbps pro Port. Die Scheduling-Granularität reicht von 64 bis 1518 Bytes, und die Arbitrierungslatenz beträgt 100 bis 500 Nanosekunden. Die Warteschlangentiefe variiert von 512 bis 4096 Einträgen pro Warteschlange. Die Betriebsspannung für die Kernlogik beträgt 0,9 bis 1,8 V, mit einer typischen Leistungsaufnahme von 5 bis 25 W. Die Komponente arbeitet in einem Umgebungstemperaturbereich von -40 bis 85 °C. Zu den Gehäusetypen gehören BGA-256 bis BGA-1156, und das Gewicht der Komponente liegt zwischen 5 und 50 Gramm. Diese Werte sind Referenzbereiche des Verzeichnisses und müssen für das spezifische Modell und die Anwendung mit dem Hersteller oder Lieferanten bestätigt werden. Der Arbiter/Scheduler ist entscheidend für die Koordination der Crossbar- oder Shared-Memory-Fabric, um nicht-blockierende oder minimal blockierende Verbindungen für die Datenpaketübertragung herzustellen und einen effizienten und zuverlässigen Netzwerkbetrieb zu gewährleisten.

Der Arbiter/Scheduler überwacht Anforderungssignale von Eingangsports für Ausgangsports. Basierend auf dem konfigurierten Algorithmus (z. B. Round-Robin, prioritätsbasiert, Weighted Fair Queuing) erteilt er in jedem Schaltzyklus Berechtigungen (Grants) für bestimmte Eingangs-Ausgangs-Paare. Dieser Entscheidungsprozess koordiniert die Crossbar- oder Shared-Memory-Fabric, um nicht-blockierende oder minimal blockierende Verbindungen für die Datenpaketübertragung herzustellen. Die Komponente verarbeitet Scheduling-Entscheidungen mit einer Latenz von 100–500 ns, und ihre Scheduling-Granularität reicht von 64 bis 1518 Bytes, sodass sie typische Ethernet-Frames verarbeiten kann. Sie unterstützt bis zu 128 Ports und Leitungsraten bis zu 400 Gbps, was sie für Hochleistungs-Switches geeignet macht. Die Warteschlangentiefe von 512–4096 Einträgen pro Warteschlange ermöglicht die Pufferung von Paketen bei Überlastung. Die Betriebsspannung und die Leistungsaufnahme liegen in den angegebenen Bereichen, und die Komponente ist für den industriellen Temperaturbereich ausgelegt. Für spezifische Anwendungen müssen der Scheduling-Algorithmus und die Parameter gemäß den Netzwerkanforderungen konfiguriert werden.