Parser Engine

Die Parser Engine ist eine kritische Unterkomponente von Paketprozessorsystemen, die für die Untersuchung eingehender Datenpakete, die Identifizierung ihres Formats und ihrer Protokollspezifikationen, die Extraktion relevanter Header- und Nutzlastinformationen und die Vorbereitung strukturierter Daten für nachfolgende Verarbeitungsstufen verantwortlich ist. Sie arbeitet auf Hardware- oder Firmware-Ebene, um eine Hochgeschwindigkeits-Paketanalyse in Netzwerk- und Kommunikationsgeräten zu erreichen. Die Engine empfängt rohe Datenpaketströme, wendet Mustervergleichsalgorithmen auf bekannte Protokollvorlagen an, führt Feldextraktion gemäß Protokollspezifikationen durch, validiert die Paketintegrität durch Prüfsummen oder CRCs und gibt geparste Datenstrukturen an nachgeschaltete Verarbeitungseinheiten aus. Sie verwendet typischerweise endliche Zustandsmaschinen oder dedizierte Logikschaltungen für deterministische Parsing-Leistung. Diese Komponente wird aus Silizium-Halbleitermaterial hergestellt und ist in einem BGA-256-Gehäuse erhältlich. Sie unterstützt einen Verarbeitungsdurchsatz von 10–100 Gbit/s, verarbeitet Ethernet-Frames von 64 bis 1518 Bytes gemäß IEEE 802.3 und parst die OSI-Schichten L2 bis L7. Sie unterstützt IPv4/IPv6-Protokolle gemäß RFC 791/8200 und verwendet CRC-32 zur Fehlererkennung gemäß IEEE 802.3. Die Schnittstelle unterstützt Ethernet-Geschwindigkeiten von 10/100/1000 Mbit/s. Die Betriebstemperatur reicht von -40 bis 85 °C, die Versorgungsspannung von 1,0 bis 3,3 V DC, die Leistungsaufnahme von 5 bis 25 W und der Prozessknoten beträgt 7–28 nm CMOS. Die Latenz pro Paket beträgt 1–10 µs. Diese Werte sind Referenzbereiche des Verzeichnisses und müssen für das spezifische Modell und die Anwendung mit dem rechtlichen Hersteller oder Lieferanten bestätigt werden. Die Parser Engine ist für industrielle Netzwerkausrüstung ausgelegt, aber ihre Eignung für einen bestimmten Einsatzzweck hängt von den Systemanforderungen und den Spezifikationen des Herstellers ab.