Priority Logic Array

Das Priority Logic Array ist eine Kernkomponente eines Prioritätsdecoders, einer elektronischen Schaltung, die in digitalen Systemen verwendet wird, um Konflikte zu lösen, wenn mehrere Eingangssignale gleichzeitig Dienste anfordern. Es bewertet systematisch alle Eingangsleitungen, identifiziert die mit der höchsten zugewiesenen Priorität und erzeugt einen entsprechenden Binärcodeausgang. Dies ermöglicht eine geordnete Verarbeitung in Systemen wie Interrupt-Controllern, Bus-Arbitern und Tastatur-Encodern. Das Array besteht aus miteinander verbundenen Logikgattern (typischerweise UND-, ODER- und NICHT-Gatter), die so angeordnet sind, dass ein vorgegebenes Prioritätsschema implementiert wird. Wenn mehrere Eingänge aktiv sind (z. B. logisch hoch), propagiert die interne Logik ein 'Disable'-Signal von höherpriorisierten Eingängen zu niedrigerpriorisierten, sodass nur der Code des höchstpriorisierten Eingangs zum Ausgang gelangt. Dies wird oft durch eine Kaskaden- oder Daisy-Chain-Struktur erreicht. Die Komponente wird auf einem Silizium-Halbleitersubstrat mit Kupferverbindungen und dielektrischer Isolierung hergestellt. Sie arbeitet mit einer Versorgungsspannung von 3,3–5 V, Eingangsspannung hoch von 2–5,5 V und Eingangsspannung niedrig von 0–0,8 V. Die typische Signallaufzeit beträgt 5–15 ns. Sie ist für den industriellen Temperaturbereich (-40 bis 85 °C) und Lagerung von -55 bis 125 °C ausgelegt. Der Eingangsleckstrom beträgt ±1 µA, der Ausgangsstrom ±24 mA, die Verlustleistung 10–50 mW bei 5 V und die Eingangskapazität 3–10 pF. Die Komponente wird im SOIC-16-Oberflächenmontagegehäuse (JEDEC MS-012) angeboten und verfügt über 8 Eingänge mit Tri-State-Ausgängen für Bus-Schnittstellen. Als Verzeichniseintrag sind diese Parameter Referenzbereiche; tatsächliche Werte müssen mit dem Hersteller für das spezifische Modell bestätigt werden. Das Priority Logic Array ist eine passive Komponente in dem Sinne, dass es keine Software enthält; sein Verhalten ist durch Hardware-Logik festgelegt. Es ist kein vollständiger Prioritätsdecoder, sondern eine Unterkomponente, daher sind externe Verbindungen erforderlich, um einen vollständigen Decoder zu bilden. Für die Beschaffung verifizieren Sie die genaue Logikfamilie, das Pinout und die Timing-Spezifikationen mit dem Lieferanten.

Das Array besteht aus miteinander verbundenen Logikgattern (typischerweise UND-, ODER- und NICHT-Gatter), die so angeordnet sind, dass ein vorgegebenes Prioritätsschema implementiert wird. Wenn mehrere Eingänge aktiv sind (z. B. logisch hoch), propagiert die interne Logik ein 'Disable'-Signal von höherpriorisierten Eingängen zu niedrigerpriorisierten, sodass nur der Code des höchstpriorisierten Eingangs zum Ausgang gelangt. Dies wird oft durch eine Kaskaden- oder Daisy-Chain-Struktur erreicht.