Strukturierte Komponentendaten · 2026

Package Substrat

Ein Package-Substrat ist eine mehrschichtige Laminatstruktur in der Halbleiterverpackung, die ICs mit Leiterplatten verbindet.

Technische Definition und Einsatzkontext
Ein typisches Package Substrat wird in Herstellung von Computern, elektronischen und optischen Erzeugnissen nach Material, Toleranz, Montage- und Anwendungskompatibilität sowie Ausfallrisiko bewertet.

Ein Package-Substrat ist eine mehrschichtige Laminatstruktur, die in der Halbleiterverpackung verwendet wird, um integrierte Schaltungen (ICs) zu montieren und mit Leiterplatten (PCBs) zu verbinden. Es dient als Schnittstelle zwischen dem empfindlichen Siliziumchip und der größeren Leiterplatte und bietet elektrische Pfade durch leitfähige Leiterbahnen und Durchkontaktierungen, mechanische Stabilität durch seine starre Struktur und Wärmeableitung durch speziell gestaltete thermische Durchkontaktierungen und Ebenen. In Taktgeber-/Treiberanwendungen gewährleistet es präzise Signalintegrität und Timing-Synchronisation im gesamten System. Das Package-Substrat funktioniert, indem es eine physische Plattform für die Chipmontage (mittels Drahtbonden oder Flip-Chip-Technik) bereitstellt und elektrische Signale vom IC zu externen Verbindungen leitet. Es verwendet isolierende Schichten (typischerweise aus Materialien wie BT-Harz oder Polyimid) und leitfähige Schichten (Kupfer), um kontrollierte Impedanz-Übertragungsleitungen zu erzeugen. In Taktgeberanwendungen minimiert es Signal-Skew und Jitter durch sorgfältige Gestaltung der Leiterbahnlängen, Impedanzanpassung und Masse-/Spannungs-Ebenen-Konfigurationen, um die Timing-Genauigkeit über mehrere Ausgänge hinweg aufrechtzuerhalten.

Komponentenspezifikationen

Definition
Ein Package-Substrat ist eine mehrschichtige Laminatstruktur, die in der Halbleiterverpackung verwendet wird, um integrierte Schaltungen (ICs) zu montieren und mit Leiterplatten (PCBs) zu verbinden. Es dient als Schnittstelle zwischen dem empfindlichen Siliziumchip und der größeren Leiterplatte und bietet elektrische Pfade durch leitfähige Leiterbahnen und Durchkontaktierungen, mechanische Stabilität durch seine starre Struktur und Wärmeableitung durch speziell gestaltete thermische Durchkontaktierungen und Ebenen. In Taktgeber-/Treiberanwendungen gewährleistet es präzise Signalintegrität und Timing-Synchronisation im gesamten System.

Das Package-Substrat funktioniert, indem es eine physische Plattform für die Chipmontage (mittels Drahtbonden oder Flip-Chip-Technik) bereitstellt und elektrische Signale vom IC zu externen Verbindungen leitet. Es verwendet isolierende Schichten (typischerweise aus Materialien wie BT-Harz oder Polyimid) und leitfähige Schichten (Kupfer), um kontrollierte Impedanz-Übertragungsleitungen zu erzeugen. In Taktgeberanwendungen minimiert es Signal-Skew und Jitter durch sorgfältige Gestaltung der Leiterbahnlängen, Impedanzanpassung und Masse-/Spannungs-Ebenen-Konfigurationen, um die Timing-Genauigkeit über mehrere Ausgänge hinweg aufrechtzuerhalten.
Funktionsprinzip
The package substrate operates by providing a physical platform for die attachment (via wire bonding or flip-chip techniques) and routing electrical signals from the IC to external connections. It uses insulating layers (typically made of materials like BT resin or polyimide) and conductive layers (copper) to create controlled impedance transmission lines. In clock applications, it minimizes signal skew and jitter through careful design of trace lengths, impedance matching, and ground/power plane configurations to maintain timing accuracy across multiple outputs.
Materialien
Häufige Materialien umfassen: Kern: Bismaleimid-Triazin (BT)-HarzFR-4 oder PolyimidLeiterbahnen: Elektrolytisch oder gewalzte Kupferfolie (typischerweise 12-35 μm dick)Lötstoppmaske: Epoxid oder flüssige fotoempfindliche Lötstoppmaske (LPSM)Oberflächenfinish: Chemisch Nickel-Immersion Gold (ENIG)Organic Solderability Preservative (OSP) oder Immersion Silver.
Thickness
0.2-1.6 mm
Layer Count
4-12 layers typical
Copper Weight
0.5-2 oz/ft²
Dielectric Constant
3.5-4.5 (at 1 MHz)
Minimum Trace/Space
25/25 μm
Thermal Conductivity
0.2-0.5 W/m·K
Einsatztemperatur
-40°C to 125°C
Normen
IPC-6012JEDEC JESD22ISO 9001

Branchentaxonomie & Aliasse

Gebräuchliche Handelsnamen, technische Kennungen und Suchbegriffe für Package Substrat.

Uebergeordnete Produkte

Diese Komponente wird in den folgenden Industrieprodukten eingesetzt.

FMEA · Fehleranalyse

Ursache → Fehlermodus → Engineering-Massnahme

Thermal expansion mismatch between materials->Cracking or delamination of layers->Use materials with matched CTE, implement thermal vias, and follow controlled reflow profiles
Poor impedance control in trace design->Increased signal reflection and jitter in clock signals->Simulate and optimize trace geometry, use consistent dielectric materials, and adhere to design rules

Industrielles Ökosystem und technische Bewertung

0
Delamination due to thermal cycling
1
Signal integrity degradation from impedance mismatches
2
Solder joint failure under mechanical stress
3
Moisture absorption leading to popcorning during reflow

Konformität und Prüfung

tolerance
±0.05 mm for critical dimensions, ±10% for impedance
test method
Electrical testing (continuity, isolation), thermal cycling (JESD22-A104), cross-section analysis, and solderability testing (J-STD-002)

Hersteller für diese Komponente

Relevante Herstellerprofile aus der CNFX-Komponentenfähigkeitstabelle.

Die Herstellerliste dient der Vorrecherche und Einordnung von Fertigungskapazitäten. Sie ist keine Zertifizierung, kein Ranking und keine Transaktionsgarantie.

Beispielhafte Bewertungskriterien aus Einkaufsprozessen

Keine Kundenbewertung und keine Echtzeitdaten. Die Werte zeigen typische Prüfkriterien in RFQ- und Lieferantenbewertungsprozessen.

Technische Dokumentation
4/5
Fertigungsfähigkeit
4/5
Prüfbarkeit
5/5
Lieferantentransparenz
3/5

Die Kriterien dienen als Orientierung für technische Einkaufsprüfungen. Konkrete Kunden, Länder, Bewertungsdaten oder Live-Nachfragen werden nur angezeigt, wenn entsprechende belastbare Daten vorliegen.

Verwandte Komponenten

Haeufige Fragen

What is the difference between a package substrate and a PCB?

A package substrate is specifically designed for mounting and interconnecting integrated circuits, with finer features, higher density, and materials optimized for thermal and electrical performance with ICs. A PCB is for mounting multiple components and has larger features for broader system integration.

Why is material choice important for package substrates in clock applications?

Material properties like dielectric constant and loss tangent directly affect signal propagation speed and integrity. Low-loss materials are crucial for clock signals to minimize jitter and skew, ensuring precise timing across outputs.

Kann ich Hersteller direkt kontaktieren?

CNFX ist ein offenes Verzeichnis, keine Handelsplattform und kein Beschaffungsagent. Herstellerprofile und Formulare helfen bei der Vorbereitung des direkten Kontakts.

CNFX Industrial Component Index · Herstellung von Computern, elektronischen und optischen Erzeugnissen

Datenbasis

CNFX-Herstellerprofile, technische Klassifikation, öffentlich verfügbare Produktinformationen und fortlaufende Plausibilitätsprüfung.

Vorläufige technische Einordnung
Diese Seite dient der strukturierten Vorbereitung von Recherche, RFQ und Lieferantenbewertung. Sie ersetzt keine Lieferantenqualifizierung, keine Normenprüfung und keine technische Freigabe durch den Käufer.

Beschaffungsinformationen anfragen für Package Substrat

Informationen zu Einsatzbereich, Spezifikationsgrenzen, Lieferantentypen und RFQ-Vorbereitung anfragen.

Vielen Dank. Ihre Anfrage wurde gesendet.
Vielen Dank. Ihre Anfrage wurde empfangen.

Fertigung für Package Substrat?

Herstellerprofile mit passender Bearbeitungs- oder Montagefähigkeit vergleichen.

Herstellerprofil anlegen Kontakt
Vorherige Komponente
PWM-Controller-IC
Naechste Komponente
Paket-Header-Parser
URN:CNFX:ME:UNIT:PACKAGE_SUBSTRATE