Hierarchische Z-/Stencil-Culling-Einheit

Die hierarchische Z-/Stencil-Culling-Einheit ist eine optionale Komponente in modernen Grafik-Rasterizern, die die 3D-Darstellung beschleunigt, indem sie unnötige Pixelverarbeitung eliminiert. Sie funktioniert durch die Verwaltung hierarchischer Darstellungen von Tiefen- (Z) und Stencil-Puffern, sodass sie schnell bestimmen kann, wann ganze Pixelgruppen verdeckt sind oder Stencil-Tests fehlschlagen, bevor detaillierte Berechnungen pro Pixel durchgeführt werden. Dies reduziert die Speicherbandbreitennutzung und die Rechenlast in der Grafik-Pipeline. Die Einheit wird auf Silizium gefertigt und arbeitet typischerweise mit Taktfrequenzen zwischen 500 und 1500 MHz, mit einem Pixeldurchsatz von 2 bis 8 Pixeln pro Taktzyklus. Sie unterstützt hierarchische Tiefenebenen von 4 bis 8 und eine Standard-Stencil-Bittiefe von 8 Bit. Die Culling-Rate, die den Prozentsatz der vor der Schattierung entfernten verdeckten Pixel angibt, liegt zwischen 95 % und 99 %. Die Leistungsaufnahme bei voller Last beträgt typischerweise 5 bis 15 Watt, bei einer Versorgungsspannung von 0,9 bis 1,2 Volt. Die Einheit arbeitet in einem Sperrschichttemperaturbereich von -40 °C bis 85 °C und wird mit einem Prozessknoten von 7 bis 16 Nanometern hergestellt. Die von der Einheit belegte Chipfläche beträgt etwa 10 bis 30 Quadratmillimeter. Die Schnittstellenbreite zum Speicher beträgt 128 bis 512 Bit, und die Pipeline-Latenz für Culling-Entscheidungen beträgt 1 bis 4 Zyklen. Diese Werte sind typische Bereiche und müssen für spezifische Modelle und Anwendungen verifiziert werden. Die Einheit ist für die Herstellung von Computer-, elektronischen und optischen Produkten konzipiert, insbesondere als Komponente in Grafikverarbeitungssystemen. Sie ist kein eigenständiges Produkt, sondern ein integraler Bestandteil einer größeren Rasterizer-Architektur. Bei Beschaffung und Integration ist es wichtig, modellspezifische Spezifikationen mit dem rechtlichen Hersteller oder Lieferanten zu bestätigen.

Die Einheit erstellt und verwaltet mehrauflösende Pyramidenstrukturen (Mipmaps) der Tiefen- und Stencil-Puffer. Bei der Verarbeitung von Geometrie testet sie Begrenzungsvolumina oder grobe Pixelblöcke gegen diese hierarchischen Puffer. Wenn festgestellt wird, dass ein gesamter Block verdeckt ist (hinter vorhandener Geometrie) oder auf grober Ebene Stencil-Bedingungen nicht erfüllt, werden alle Pixel in diesem Block ohne weitere Verarbeitung verworfen. Nur potenziell sichtbare Pixel gelangen in die vollständige Rasterisierung und Schattierungsstufen.