Parallel-Seriell-Wandler (PISO)

Ein Parallel-Seriell-Wandler (PISO) ist eine grundlegende Komponente in einem Serializer/Deserializer (SerDes)-System. Seine Hauptaufgabe besteht darin, mehrere Datenbits, die gleichzeitig an parallelen Eingangsleitungen anliegen, sequenziell ein Bit nach dem anderen auf einer einzigen seriellen Leitung auszugeben. Diese Umwandlung ist für die Hochgeschwindigkeits-Datenübertragung über Kanäle mit begrenzten physischen Verbindungen unerlässlich und ermöglicht eine effiziente Kommunikation zwischen digitalen Systemen. Der PISO-Wandler arbeitet typischerweise mit einem Schieberegister. Parallele Daten werden in einem Taktzyklus in das Register geladen. In nachfolgenden Taktzyklen verschiebt das Register seinen Inhalt und gibt bei jedem Zyklus das niederwertigste Bit (oder höchstwertigste Bit, je nach Design) aus, bis alle parallelen Bits seriell übertragen wurden. Die Steuerlogik verwaltet die Lade- und Schiebe-Phasen. Dieser Verzeichniseintrag bietet Referenzparameter für typische PISO-Komponenten in industriellen Anwendungen. Die Anzahl der Eingangsbits reicht von 8 bis 16 und bestimmt die Breite des parallelen Datenbusses. Die maximale Taktfrequenz reicht von 100 bis 500 MHz, wobei höhere Frequenzen schnellere serielle Datenraten ermöglichen. Die Versorgungsspannung ist mit Standard-Logikpegeln kompatibel, typischerweise 3,3 bis 5,0 V. Die Ausgangsdatenrate, ein Produkt aus Taktfrequenz und Eingangsbits, reicht von 0,8 bis 8 Gbit/s. Die Ausbreitungsverzögerung vom parallelen Eingang zum seriellen Ausgang beträgt 1 bis 5 ns. Der Betriebstemperaturbereich beträgt -40 bis 85 °C, Industriequalität, mit Verweis auf IEC 60068-2-1 und IEC 60068-2-2. Eingangslogikpegel sind TTL/CMOS, und Ausgangslogikpegel sind zwischen LVCMOS und LVDS wählbar, um den Anforderungen des Empfängers zu entsprechen. Die Leistungsaufnahme hängt von Taktfrequenz und Ausgangslast ab und reicht von 50 bis 500 mW. Gehäusetypen umfassen SOIC-16 und QFN-24, oberflächenmontiert, RoHS-konform, mit Verweis auf JEDEC MS-012. ESD-Schutz beträgt ±2 bis ±8 kV (HBM) gemäß IEC 61000-4-2. Das Gewicht variiert mit dem Gehäusetyp, von 0,1 bis 0,5 g. Diese Werte sind Verweisbereiche des Verzeichnisses und müssen für das spezifische Modell und die Anwendung mit dem rechtlichen Hersteller oder Lieferanten bestätigt werden. Aufgeführte Normen sind Beschaffungsreferenzen, keine Zertifizierungen.

Der PISO-Wandler verwendet ein Schieberegister, um parallele Daten in serielle umzuwandeln. In einer Ladephase werden parallele Bits bei einer Taktflanke in das Register übernommen. Dann, im Schiebemodus, verschiebt jede nachfolgende Taktflanke den Registerinhalt und gibt pro Zyklus ein Bit aus. Die Reihenfolge (LSB oder MSB zuerst) hängt vom Design ab. Die Steuerlogik wechselt zwischen Lade- und Schiebezuständen und gewährleistet korrektes Timing. Dadurch können mehrere parallele Leitungen auf einer einzigen seriellen Leitung für die Übertragung gemultiplext werden.