Post-Processing-Logik

Die Post-Processing-Logik ist ein Rechenmodul innerhalb eines Zufallszahlengenerators (RNG), das mathematische Transformationen auf rohe pseudozufällige Sequenzen anwendet. Ihre Hauptfunktion besteht darin, statistische Eigenschaften wie Gleichmäßigkeit, Unabhängigkeit oder Verteilungsform zu verbessern und sicherzustellen, dass die Ausgabe anwendungsspezifische Qualitätsstandards erfüllt. Diese Komponente ist in Systemen unerlässlich, in denen die rohe Ausgabe eines Kern-Generators nicht direkt die strengen Anforderungen nachgelagerter Anwendungen wie Simulation, Kryptographie oder Spiele erfüllt.

Das Modul empfängt rohe pseudozufällige Zahlen von einem Kern-Generator und wendet deterministische Algorithmen an, einschließlich Whitening, Verteilungsformung und Bias-Korrektur. Diese Algorithmen verfeinern die Sequenz, um ihre statistischen Eigenschaften zu verbessern und sie für Zielanwendungen geeignet zu machen. Die Ausgangsbitrate liegt zwischen 1 und 100 Mbit/s und bestimmt den Durchsatz für nachgelagerte Verschlüsselung. Die statistische Gleichmäßigkeit wird gemäß NIST SP 800-22 mit einem minimalen p-Wert von 0,99 verifiziert, um sicherzustellen, dass die Ausgabe Zufallstests besteht. Die Verarbeitungslatenz beträgt höchstens 10 ms, was für Echtzeitanwendungen entscheidend ist.

Elektrische und umgebungsbezogene Spezifikationen sind für die Integration in elektronische Systeme definiert. Die Versorgungsspannung beträgt 3,3 V DC mit einer Toleranz von ±5%, und die Leistungsaufnahme überschreitet 0,5 W nicht, was das thermische Design in kompakten Geräten beeinflusst. Der Betriebstemperaturbereich liegt zwischen -40 und 85 °C, die Lagertemperatur zwischen -55 und 125 °C, gemäß IEC 60068-2-1 bzw. IEC 60068-2-2. Die relative Luftfeuchtigkeit muss zwischen 5% und 95% ohne Kondensation liegen, da Kondensation Kurzschlüsse verursachen kann, gemäß IEC 60068-2-78. Der Schutzgrad ist IP40 bis IP65, geeignet für staubige oder nasse Umgebungen, gemäß IEC 60529.

Die Komponente verwendet AES-256 als kryptographischen Post-Processing-Algorithmus gemäß FIPS 197 für Sicherheitsanwendungen. Sie kommuniziert über SPI oder UART mit Host-Controllern. Das Gehäuse ist QFN-32 gemäß JEDEC MO-220, und das Gewicht beträgt höchstens 2 g, was Handhabung und Montage beeinflusst. Das Material ist Halbleitersilizium.

Alle aufgeführten Werte sind Referenzbereiche des Verzeichnisses und müssen mit dem Hersteller oder Lieferanten für das spezifische Modell und die Anwendung bestätigt werden. Normen sind Beschaffungsreferenzen und implizieren keine Zertifizierung oder Konformität eines Produkts oder Lieferanten.