Time-to-Digital Converter (TDC)

Ein Time-to-Digital Converter (TDC) ist eine kritische Komponente in Timing-Elektroniksystemen. Er misst präzise den Zeitunterschied zwischen einem Startsignal (z. B. einem Laserpuls) und einem Stoppsignal (z. B. einem Photonendetektionsereignis) und gibt dieses Intervall als digitalen Wert aus. Seine Hauptaufgabe besteht darin, hochauflösende Zeitmessungen zu ermöglichen, die Anwendungen wie Flugzeitberechnungen, Laserentfernungsmessung (LiDAR), Positronen-Emissions-Tomographie (PET) und Experimente der Hochenergiephysik unterstützen. Der TDC arbeitet mit einem hochfrequenten Referenztakt oder einer Verzögerungsleitung. Bei einem Verzögerungsleitungs-TDC propagiert das Startsignal durch eine Kette von Verzögerungselementen. Das Stoppsignal erfasst den Zustand dieser Elemente, und die Position, an der das Startsignal erreicht hat, wird in ein digitales Wort kodiert, das das gemessene Zeitintervall darstellt. Andere Architekturen verwenden Vernier-Verzögerungsleitungen, Zeitverstärkung oder Interpolation zwischen Taktflanken, um eine Auflösung unterhalb der Gatterverzögerung zu erreichen. Typische Parameter umfassen einen Messbereich von 0–10 ns, eine Auflösung von 10–50 ps, eine Genauigkeit von ±0,1 ns, eine Versorgungsspannung von 3,3–5 V DC, eine Leistungsaufnahme von 10–100 mW, einen Betriebstemperaturbereich von -40–85 °C, eine Eingangsfrequenz von 0–100 MHz und eine Ausgangsschnittstelle, die SPI und I2C unterstützt. Das Bauteil ist in QFN-32- und TQFP-48-Gehäusen erhältlich, mit einer Betriebsfeuchtigkeit von 5–95 % RH (nicht kondensierend), einer Schutzart von IP40–IP65 gemäß IEC 60529 und einem typischen Gewicht von 1–5 g. Das Hauptmaterial ist Silizium für integrierte Schaltungen. Diese Werte sind Referenzbereiche des Verzeichnisses und müssen für das spezifische Modell und die Anwendung verifiziert werden. Bestätigen Sie vor Beschaffung oder Verwendung immer modellspezifische Spezifikationen und Normen mit dem rechtlichen Hersteller oder Lieferanten.

Ein TDC misst Zeitintervalle mithilfe eines hochfrequenten Referenztakts oder einer Verzögerungsleitung. Bei einer Verzögerungsleitungs-Architektur propagiert das Startsignal durch eine Kette von Verzögerungselementen. Wenn das Stoppsignal eintrifft, erfasst es den Zustand dieser Elemente, und die Position des Startsignals wird in ein digitales Wort kodiert. Dieses digitale Wort repräsentiert das gemessene Zeitintervall. Andere Architekturen verwenden Vernier-Verzögerungsleitungen, Zeitverstärkung oder Interpolation zwischen Taktflanken, um eine Auflösung unterhalb der Gatterverzögerung zu erreichen. Die Wahl der Architektur hängt von der erforderlichen Auflösung, dem Bereich und der Leistungsaufnahme ab.