Technische Definition
Eine Clock Data Recovery (CDR) Einheit ist eine kritische Komponente in Eingangs-/Ausgangs-Controllern, die dafür verantwortlich ist, das in einem eingehenden seriellen Datenstrom eingebettete Taktsignal wiederherzustellen. Sie synchronisiert den internen Takt des Empfängers mit dem Takt des Senders und ermöglicht so eine genaue Abtastung und Interpretation der Datenbits, ohne dass eine separate Taktübertragungsleitung erforderlich ist. Diese Komponente wird in Hochgeschwindigkeits-Serielkommunikationssystemen verwendet, wie sie in Netzwerkausrüstung, Rechenzentren und Unterhaltungselektronik zu finden sind, wo die Aufrechterhaltung der Signalintegrität entscheidend ist. Die CDR-Einheit arbeitet, indem sie die Übergänge im eingehenden Datenstrom analysiert, um die Timing-Informationen zu extrahieren. Sie verwendet typischerweise eine Phasenregelschleife (PLL) oder eine Verzögerungsregelschleife (DLL), um den lokalen Takt mit den eingehenden Daten auszurichten. Die Leistung der Einheit wird durch Parameter wie Datenrate, Eingangsempfindlichkeit, Jitter-Toleranz, Ausgangsjitter, Versorgungsspannung, Leistungsaufnahme, Betriebstemperatur, Eingangsfrequenzbereich, Verriegelungszeit, Gehäusetyp und ESD-Bewertung charakterisiert. Diese Parameter werden als Referenzbereiche bereitgestellt und müssen für das spezifische Modell und die Anwendung verifiziert werden. Die CDR-Einheit wird auf Silizium-Halbleitermaterial hergestellt und ist in einem QFN-32-Gehäuse erhältlich. Sie unterstützt Datenraten von 1 bis 28 Gbit/s, mit einer Eingangsempfindlichkeit von 10 bis 100 mVpp und einer Jitter-Toleranz von 0,5 bis 1,5 UI. Der Ausgangsjitter wird zwischen 0,05 und 0,2 UI gehalten. Das Gerät arbeitet mit einer einzelnen Versorgungsspannung von 1,8 bis 3,3 V und verbraucht 50 bis 500 mW. Es ist für industrielle Temperaturbereiche von -40 bis 85 °C ausgelegt. Die Verriegelungszeit beträgt typischerweise 1 bis 10 ms. Die ESD-Bewertung beträgt 2 bis 4 kV gemäß HBM-Modell, wie in IEC 61000-4-2 referenziert. Diese Spezifikationen sind indikativ und sollten mit dem Hersteller für das genaue Modell bestätigt werden. Die CDR-Einheit ist eine passive Komponente in dem Sinne, dass sie keine Daten erzeugt, sondern Timing wiederherstellt. Sie ist für eine zuverlässige Datenübertragung in Systemen unerlässlich, in denen kein separates Taktsignal verfügbar ist. Bei der Auswahl einer CDR-Einheit müssen Ingenieure die Datenrate, Signalintegritätsanforderungen, Leistungsbeschränkungen und Umgebungsbedingungen berücksichtigen. Verifizierungsfragen sollten die Überprüfung der tatsächlichen Jitter-Toleranz und des Ausgangsjitters unter den beabsichtigten Betriebsbedingungen sowie die Bestätigung der Verriegelungszeit und des Stromverbrauchs umfassen. Wartungssignale können die Überwachung auf erhöhte Bitfehlerraten oder Verlust der Verriegelung umfassen, was auf eine Verschlechterung oder falsche Konfiguration hinweisen könnte. Fehlergrenzen umfassen das Überschreiten der maximalen Eingangsfrequenz oder Spannungsbewertungen, was das Gerät beschädigen könnte. Konsultieren Sie immer das Datenblatt des Herstellers für detaillierte Spezifikationen und Anwendungshinweise.
Funktionsprinzip
Die CDR-Einheit verwendet eine Phasenregelschleife (PLL) oder eine Verzögerungsregelschleife (DLL)-Architektur. Sie vergleicht die Phase der eingehenden Datenübergänge mit der Phase eines lokal erzeugten Takts. Ein Phasendetektor erzeugt ein Fehlersignal basierend auf diesem Vergleich. Ein Schleifenfilter verarbeitet dieses Fehlersignal, das dann einen spannungsgesteuerten Oszillator (VCO) oder eine variable Verzögerungsleitung anpasst, um die Phase/Frequenz des lokalen Takts zu verschieben, bis er genau mit den Datenübergängen übereinstimmt und so effektiv auf den eingebetteten Takt 'einrastet'.
