Phase-Locked Loop (PLL)

Ein Phase-Locked Loop (PLL) ist ein Regelungssystem, das ein Ausgangssignal erzeugt, dessen Phase mit der Phase eines Eingangsreferenzsignals verknüpft ist. In Hochgeschwindigkeits-Kommunikationssystemen ist der PLL eine kritische Komponente in PHY-Transceivern. Er synchronisiert die Phase und Frequenz lokaler Oszillatorsignale mit eingehenden Datenströmen und ermöglicht so stabile Taktrückgewinnung, Datenabtastung und Frequenzsynthese. Diese Synchronisation ist für eine zuverlässige Hochgeschwindigkeits-Datenübertragung unerlässlich, da sie sicherstellt, dass das Timing des Empfängers mit dem Signal des Senders übereinstimmt. Der PLL arbeitet, indem er die Phase eines spannungsgesteuerten Oszillators (VCO) mit dem Eingangsreferenzsignal unter Verwendung eines Phasendetektors vergleicht. Der Phasendetektor erzeugt eine Fehlerspannung proportional zur Phasendifferenz. Diese Fehlerspannung wird durch ein Schleifenfilter gefiltert, um hochfrequentes Rauschen zu entfernen und ein stabiles Steuersignal bereitzustellen. Die gefilterte Spannung passt die VCO-Frequenz an, bis der Phasenfehler minimiert ist und eine Phasenverriegelung erreicht wird. Der PLL wird auf einem Silizium-Halbleitersubstrat mit Metallverbindungen (Kupfer oder Aluminium) und dielektrischen Materialien hergestellt. Er ist in einem QFN-24-Oberflächenmontagegehäuse erhältlich, das für die automatisierte Montage geeignet ist. Zu den wichtigsten Parametern gehören ein Eingangs- und Ausgangsfrequenzbereich von 1–1000 MHz, Phasenrauschen von -120 bis -100 dBc/Hz bei 10 kHz Offset, Verriegelungszeit von 1–10 ms, Versorgungsspannung von 3,3–5 V DC, Leistungsaufnahme von 10–100 mW, Betriebstemperaturbereich von -40 bis 85 °C, Lagertemperaturbereich von -55 bis 125 °C, Eingangsempfindlichkeit von -10 bis 0 dBm, Ausgangsleistung von -5 bis 5 dBm und Gewicht von 0,5–2 g. Diese Werte sind Referenzbereiche des Verzeichnisses und müssen für das spezifische Modell und die Anwendung bestätigt werden. Überprüfen Sie immer modellspezifische Werte und Normen mit dem Hersteller oder Lieferanten.

Der PLL vergleicht die Phase eines spannungsgesteuerten Oszillators (VCO) mit einem Eingangsreferenzsignal unter Verwendung eines Phasendetektors. Der Phasendetektor erzeugt eine Fehlerspannung proportional zur Phasendifferenz. Diese Fehlerspannung wird durch ein Schleifenfilter gefiltert, um hochfrequente Komponenten zu entfernen und ein stabiles Steuersignal bereitzustellen. Die gefilterte Spannung passt die VCO-Frequenz an, bis der Phasenfehler minimiert ist und eine Phasenverriegelung erreicht wird. Das Schleifenfilter bestimmt das dynamische Verhalten und beeinflusst Verriegelungszeit und Stabilität. Die VCO-Frequenz wird durch die Fehlerspannung gesteuert, und die Rückkopplungsschleife korrigiert kontinuierlich jede Phasendrift. Dieser geschlossene Regelkreis stellt sicher, dass das Ausgangssignal mit dem Referenzsignal synchron bleibt, auch bei Rauschen oder Frequenzschwankungen.