Technische Definition
SerDes (Serializer/Deserializer) ist eine kritische Komponente in Hochgeschwindigkeits-Interconnect-Systemen und ermöglicht eine effiziente Datenübertragung über begrenzte physische Kanäle. Es serialisiert parallele Datenströme von einer Quelle (z. B. einem Prozessor oder Speichercontroller) in einen einzigen Hochgeschwindigkeits-Serienstrom zur Übertragung über ein Kabel, eine Backplane oder eine Chip-zu-Chip-Verbindung. Auf der Empfängerseite deserialisiert es den eingehenden Hochgeschwindigkeits-Serienstrom zurück in parallele Daten für das Zielgerät. Diese Technologie ist grundlegend, um die Einschränkungen paralleler Busarchitekturen (wie Signal-Skew und Pin-Anzahl) bei Multi-Gigabit-Datenraten zu überwinden. Der Serializer nimmt einen breiten parallelen Datenbus (z. B. 8, 16 oder 32 Bit) und verwendet einen Multiplexer und einen Hochgeschwindigkeitstakt, um die Daten sequenziell auf einem einzelnen differentiellen Paar auszugeben. Der Deserializer verwendet eine Takt- und Datenrückgewinnungsschaltung (CDR), um das in den eingehenden seriellen Datenstrom eingebettete Taktsignal zu extrahieren, und verwendet dann diesen zurückgewonnenen Takt, um die Daten abzutasten und sie mit einem Demultiplexer wieder in ein paralleles Format umzuwandeln. Fortschrittliche SerDes integrieren Codierungsschemata (wie 8b/10b, 64b/66b oder PAM4) für Gleichspannungsbalance, Taktrückgewinnung und Fehlererkennung sowie Entzerrung (Pre-Emphasis, De-Emphasis, Continuous-Time Linear Equalization, Decision Feedback Equalization), um Kanalverluste und Intersymbolinterferenzen zu kompensieren. In industriellen Anwendungen werden SerDes-Geräte in Hochgeschwindigkeitsnetzwerken, Rechenzentren und eingebetteten Systemen eingesetzt, die hohe Bandbreite und geringe Latenz erfordern. Sie sind in verschiedenen Konfigurationen erhältlich, mit Datenraten pro Lane von 1 bis 112 Gbps und unterstützen mehrere Lanes (1 bis 16) pro Gerät. Versorgungsspannungen liegen typischerweise zwischen 0,9 und 1,8 V, und die Leistungsaufnahme variiert je nach Datenrate und Lane-Anzahl zwischen 0,5 und 5 W. Industriequalität-Geräte arbeiten über einen Temperaturbereich von -40 bis 85 °C und sind so ausgelegt, dass sie eine ESD-Toleranz von ±2 bis ±8 kV gemäß IEC 61000-4-2 erfüllen. Zu den Gehäuseoptionen gehören QFN-32 bis FCBGA-256, und der Jitter (RMS) beträgt typischerweise 0,5 bis 5 ps bei maximaler Datenrate. Die Bitfehlerraten können bei ordnungsgemäßer Entzerrung bis zu 1e-15 bis 1e-12 betragen. Die Eingangs-/Ausgangs-Logikpegel sind mit gängigen Standards kompatibel und reichen von 1,2 bis 3,3 V. Die Latenz, einschließlich Serializer und Deserializer, beträgt typischerweise 10 bis 100 ns. Geräte sind für nicht kondensierende Luftfeuchtigkeit von 5% bis 95% relative Luftfeuchtigkeit ausgelegt. Bei der Auswahl eines SerDes müssen modellspezifische Parameter wie Datenrate, Lane-Anzahl, Leistungsaufnahme und Gehäusetyp mit dem Hersteller verifiziert werden, da diese Werte Referenzbereiche sind und je nach spezifischer Teilenummer und Anwendung variieren können. Bestätigen Sie immer die Einhaltung relevanter Standards und stellen Sie sicher, dass das Gerät die Anforderungen Ihrer Systemschnittstelle und Umgebungsbedingungen erfüllt.
Funktionsprinzip
Der Serializer nimmt einen breiten parallelen Datenbus (z. B. 8, 16 oder 32 Bit) und verwendet einen Multiplexer und einen Hochgeschwindigkeitstakt, um die Daten sequenziell auf einem einzelnen differentiellen Paar auszugeben. Der Deserializer verwendet eine Takt- und Datenrückgewinnungsschaltung (CDR), um das in den eingehenden seriellen Datenstrom eingebettete Taktsignal zu extrahieren, und verwendet dann diesen zurückgewonnenen Takt, um die Daten abzutasten und sie mit einem Demultiplexer wieder in ein paralleles Format umzuwandeln. Fortschrittliche SerDes integrieren Codierungsschemata (wie 8b/10b, 64b/66b oder PAM4) für Gleichspannungsbalance, Taktrückgewinnung und Fehlererkennung sowie Entzerrung (Pre-Emphasis, De-Emphasis, Continuous-Time Linear Equalization, Decision Feedback Equalization), um Kanalverluste und Intersymbolinterferenzen zu kompensieren.
