Takt- und Datenrückgewinnungsschaltung (CDR)

Eine Takt- und Datenrückgewinnungsschaltung (CDR) ist eine Komponente in Hochgeschwindigkeits-Serielle-Kommunikationssystemen, insbesondere in Serializer/Deserializer (SerDes)-Architekturen. Ihre Hauptfunktion besteht darin, das in einem eingehenden seriellen Datenstrom eingebettete Taktsignal wiederherzustellen, um eine genaue Abtastung und Neuzeitsteuerung der Daten am Empfängerende zu ermöglichen. Die CDR-Schaltung analysiert Übergänge im eingehenden Datenstrom, um ein lokales Taktsignal zu erzeugen, das phasenstarr mit der Datenzeitsteuerung verbunden ist. Typischerweise verwendet sie eine Phasenregelschleife (PLL) oder eine Verzögerungsregelschleife (DLL), um die Phase und Frequenz eines spannungsgesteuerten Oszillators (VCO) an die eingehende Datenrate anzupassen, was eine präzise Datenabtastung am optimalen Punkt im Datenauge ermöglicht. Diese Komponente ist entscheidend für die Aufrechterhaltung der Signalintegrität in Hochgeschwindigkeitsverbindungen und unterstützt Datenraten von 1 bis 28 Gbps, häufig verwendet in Anwendungen wie 10GbE und 25GbE Ethernet. Die CDR arbeitet mit einer einzigen Versorgungsspannung von 1,8 V bis 3,3 V, mit einer Leistungsaufnahme zwischen 50 und 200 mW, abhängig von Datenrate und Ausgangslast. Sie bietet eine Jitter-Toleranz von 0,6 bis 1,0 UI, die die Anforderungen von IEEE 802.3 erfüllt oder übertrifft, und eine Verriegelungszeit von 1 bis 10 ms für schnelle Erfassung im Burst-Modus. Das Gerät ist für industrielle Temperaturbereiche von -40 °C bis 85 °C ausgelegt, mit einer Eingangsempfindlichkeit von 50 bis 200 mV (Spitze-Spitze, differentiell) und einem einstellbaren Ausgangshub von 400 bis 800 mV (differentiell). Es ist in einem QFN-32-Gehäuse (5x5 mm, 0,5 mm Rastermaß) erhältlich und hat eine ESD-Bewertung von 2 bis 4 kV (HBM-Modell) gemäß IEC 61000-4-2. Die CDR wird auf Silizium hergestellt. Für spezifische Anwendungen ist es entscheidend, modellspezifische Werte und Normen mit dem rechtlichen Hersteller oder Lieferanten zu verifizieren.

Die CDR-Schaltung arbeitet, indem sie Übergänge im eingehenden Datenstrom überwacht. Sie verwendet eine Phasenregelschleife (PLL) oder eine Verzögerungsregelschleife (DLL), um ein lokales Taktsignal zu erzeugen. Die Phase und Frequenz eines spannungsgesteuerten Oszillators (VCO) werden angepasst, um die eingehende Datenrate zu erreichen, wodurch sichergestellt wird, dass der Takt mit den Datenübergängen ausgerichtet ist. Dies ermöglicht es dem Empfänger, die Daten am optimalen Punkt im Datenauge abzutasten und Bitfehler zu minimieren. Die Schaltung verfolgt kontinuierlich das eingehende Signal, um die Synchronisation aufrechtzuerhalten.