Strukturierte Fertigungsdaten · 2026

PHY (Physical Layer) Chip

Auf Basis strukturierter CNFX-Herstellerprofile wird PHY (Physical Layer) Chip im Bereich Herstellung von Computern, elektronischen und optischen Erzeugnissen anhand von Datenrate bis Versorgungsspannung eingeordnet.

Technische Definition und Kernbaugruppe

Ein typisches PHY (Physical Layer) Chip wird durch die Baugruppe aus Leitungstreiber/Empfänger und Kodierer/Dekodierer (ENDEC) beschrieben. Für industrielle Anwendungen werden Materialauswahl, Fertigungsprozess und Prüfbarkeit gemeinsam bewertet.

Ein Halbleiterbauelement, das die Funktionen der Bitübertragungsschicht von Netzwerkkommunikationsprotokollen implementiert.

Vollständige Spezifikationen anzeigen Geeignete Fertigungsquellen prüfen

PHY (Physical Layer) Chip in einer industriellen Fertigungsumgebung — Repräsentative Produktabbildung. Aussehen und Spezifikationen mit dem Hersteller bestätigen.

Produktspezifikationen

Technische Details und Fertigungskontext für PHY (Physical Layer) Chip

Technische Definition

Der PHY (Physical Layer) Chip ist eine kritische Komponente innerhalb eines Netzwerk-Interface-Controllers (NIC), die für die physische Übertragung und den Empfang von Datensignalen über ein Netzwerkmedium verantwortlich ist. Er übernimmt die analoge Signalmodulation/-demodulation, Leitungscodierung, Taktrückgewinnung und die Verwaltung der elektrischen/optischen Schnittstelle und wandelt digitale Daten von der MAC-Schicht in Signale um, die für das physische Netzwerkkabel oder die Glasfaser geeignet sind. Dieser Verzeichniseintrag deckt einen generischen PHY-Chip ab, der in der Herstellung von Computern, elektronischen und optischen Produkten verwendet wird. Der Chip ist typischerweise in einem QFN-48-Gehäuse (7x7 mm) verpackt und unterstützt einen einzelnen Port. Er arbeitet mit einer Versorgungsspannung von 3,3 V ±10% und einem industriellen Temperaturbereich von -40 bis 85°C. Das Gerät unterstützt Datenraten von 10/100/1000 Mbit/s (10BASE-T, 100BASE-TX, 1000BASE-T) gemäß IEEE 802.3, mit einer typischen Leistungsaufnahme von 0,5–1,5 W für 1000BASE-T. Die MAC-Schnittstelle ist RGMII/MII, ebenfalls gemäß IEEE 802.3. Der Chip bietet ESD-Schutz von ±8 kV (HBM) an den I/O-Pins gemäß IEC 61000-4-2 und arbeitet bei nicht kondensierender Luftfeuchtigkeit von 10–90% RH. Der Jitter ist mit ±0,02 UI Spitze-Spitze bei 1000BASE-T gemäß IEEE 802.3 angegeben. Materialien umfassen Silizium (Halbleiter), Kupfer (Verbindungen) und Kunststoff (Gehäuse). Diese Werte sind Verzeichnis-Referenzbereiche; die tatsächlichen modellspezifischen Werte müssen mit dem rechtlichen Hersteller oder Lieferanten bestätigt werden. Der PHY-Chip ist ein Komponentenprodukt, kein fertiges Gerät, und seine Leistung hängt von der umgebenden Schaltungsauslegung und den Netzwerkbedingungen ab.

Funktionsprinzip

Der Chip arbeitet, indem er digitale Datenrahmen von der Media Access Control (MAC)-Schicht empfängt. Dann codiert er diese Daten (z.B. mit Manchester-Codierung, 4B/5B oder PAM4 für höhere Geschwindigkeiten), führt eine Parallel-Serien-Wandlung durch und treibt die analogen Signale auf das physische Medium (z.B. Twisted-Pair-Kupfer, Glasfaserkabel). Beim Empfang führt er den umgekehrten Prozess durch: Signalaufbereitung, Takt- und Datenrückgewinnung, Seriell-Parallel-Wandlung, Decodierung und übergibt die digitalen Daten an die MAC-Schicht.

Hauptmaterialien

Silizium (Halbleiter), Kupfer (Verbindungen), Kunststoff (Verpackung)

Technische Parameter

Parameter	Typischer Bereich	Hinweise & Auswahlkriterien
Datenrate	10/100/1000 Mbps	Supports 10BASE-T, 100BASE-TX, 1000BASE-TIEEE 802.3
Versorgungsspannung	3.3 ±10% V	Core and I/O voltage
Betriebstemperatur	-40–85 °C	Industrietauglich
Leistungsaufnahme	0.5–1.5 W	Typical for 1000BASE-T
Gehäusetyp	QFN-48	7x7 mmJEDEC
Anzahl der Ports	1	Single port
Schnittstelle	RGMII/MII	MAC interfaceIEEE 802.3
ESD Schutz	±8 kV	HBM on I/O pinsIEC 61000-4-2
Betriebsfeuchtigkeit	10–90 %RH	Nicht kondensierend
Jitter	±0.02 UI	Peak-to-peak at 1000BASE-TIEEE 802.3

Die Bereiche sind branchenübliche Richtwerte zur Angebotsvorbereitung und keine Zusage des Lieferanten. Bestätigen Sie jeden Wert und jede Norm vor der Bestellung beim rechtlichen Hersteller.

Komponenten / BOM

Leitungstreiber/Empfänger
Verstärkt und konditioniert das analoge Signal für die Übertragung über das Kabel und empfängt eingehende Signale.
Material: Halbleiter (Transistoren)
Kodierer/Dekodierer (ENDEC)
Kodiert digitale Daten in einen Leitungscode für die Übertragung und dekodiert empfangene Signale zurück in digitale Daten.
Material: Halbleiter-Logik
Taktrückgewinnungsschaltung (CDR)
Extrahiert das Taktsignal aus dem eingehenden Datenstrom zur Synchronisierung des Empfängers.
Material: Halbleiter (PLL/VCO-Schaltungen)
Medienabhängige Schnittstelle (MDI)
Die physikalischen elektrischen oder optischen Anschlusspins/Pads zum Netzwerkmedium.
Material: Kupfer/Gold (Pads), Kunststoff (Steckerverkleidung)
Parallel-Serien-Wandlungsstufe
Wandelt die parallelen Wörter des MAC in einen seriellen Leitungsstrom um und beim Empfang wieder zurück.

Anwendung und Auswahl

Eignung und Auslegungsdaten

Betriebsgrenzen

Betriebsdruck:	N/V (Festkörperbauelement)
Weitere Spezifikationen:	Datenrate: 10 Mbps bis 100 Gbps, Versorgungsspannung: 1,0 V bis 3,3 V, Leistungsaufnahme: < 2 W
Betriebstemperatur:	-40 °C bis +125 °C (Industriequalität)

Montage- und Anwendungskompatibilität

Ethernet (Kupfer/Glasfaser)Wi-Fi/Bluetooth-FunkschnittstellenIndustrielle Feldbusprotokolle (z.B. PROFIBUS, Modbus)

Nicht geeignet: Hochspannungs-/Hochstrom-Energieübertragungsumgebungen

Auslegungsdaten

Erforderliche Datenrate (z.B. 1 Gbps, 10 Gbps)
Schnittstellentyp (z.B. RJ45, SFP+, optisch)
Protokollkonformität (z.B. IEEE 802.3, USB, PCIe)

Ergänzende technische Angaben

Technische Bewertung

Betriebsbereich

0–125 °C Umgebungstemperatur, 1,0–1,2 V Kernspannung, 0–10 Gbps Datenrate

Belastungs- und Ausfallgrenzen

Sperrschichttemperatur überschreitet 150 °C, Spannungsabweichung > ±10 % vom Nennwert, Signal-Rausch-Verhältnis <15 dB

Elektromigration bei Stromdichten >1×10⁶ A/cm², Dielektrikumdurchschlag bei elektrischen Feldern >10 MV/cm, Latch-up ausgelöst durch transiente Ströme >100 mA

Fertigungskontext

PHY (Physical Layer) Chip wird innerhalb von Herstellung von Computern, elektronischen und optischen Erzeugnissen nach Material, Prozessfenster und Prüfanforderungen bewertet.

Risiken, Wartung und Normen

Zuverlässigkeits- und Risikoanalyse

Ausfallmodus und Ursache

Thermische Degradation

Ursache: Übermäßige Hitze aufgrund unzureichender Kühlung, schlechter Anwendung von Wärmeleitmaterial oder Übertaktung, die zu Lötstellenermüdung, Elektromigration und Dielektrikumdurchschlag führt.

Elektrostatische Entladung (ESD)-Schäden

Ursache: Unsachgemäße Handhabung während der Installation oder Wartung ohne ESD-Schutz, die zu latenten oder katastrophalen Ausfällen empfindlicher Halbleiterübergänge und Verbindungen führt.

Wartungsindikatoren

Intermittierender oder vollständiger Verlust der Netzwerkverbindung trotz korrekter Verkabelung und Konfiguration
Abnormale Wärmeabgabe, die über thermische Bildgebung oder Berührung festgestellt wird und die spezifizierten Betriebstemperaturen deutlich überschreitet

Technische Hinweise

Strikte ESD-Protokolle (Handgelenkbänder, geerdete Arbeitsplätze, antistatische Verpackung) während aller Handhabungs- und Installationsverfahren implementieren
Optimale Wärmemanagement mit korrekter Kühlkörpermontage, hochwertiger Wärmeleitpaste und ausreichender Luftzirkulation im Gehäuse sicherstellen

Konformität und Fertigungsnormen

Referenznormen

ISO/IEC 11801-1:2017 (Generische Verkabelung für Kundenanlagen)ANSI/TIA-568.2-D (Symmetrische verdrillte Paare für Telekommunikationsverkabelung und -komponenten)CE-Kennzeichnung (EMV-Richtlinie 2014/30/EU)

Fertigungsgenauigkeit

Signaltaktung: +/- 0,1 UI (Unit Interval)
Impedanzanpassung: +/- 10 % des Nennwerts

Qualitätsprüfung

Bitfehlerratentest (BERT)
Augendiagrammanalyse

Fehleranalyse

FMEA · Fehleranalyse

Ursache → Fehlermodus → Engineering-Maßnahme

Elektrostatische Entladung über 2 kV HBM → Gate-Oxid-Durchschlag verursacht permanenten Leckstrom >1 μA → Integrierte ESD-Schutzdioden mit 5 Ω Reihenwiderstand und 50 pF Klemmkapazität

Takttaktungsakkumulation über 0,15 UI Spitze-Spitze → Bitfehlerratenverschlechterung über 10⁻¹² bei 10 Gbps → Phase-locked Loop mit <100 fs RMS-Taktung und adaptive Entzerrung mit 30 dB Kompensation

Beschaffungscheckliste

Keine Kundenbewertung und keine Echtzeitdaten. Prüfen Sie diese Unterlagen vor einer Bestellung.

Technische Dokumentation

Aktuelle Zeichnungen, Revisionsstand und Spezifikationsblatt anfordern.

Fertigungsfähigkeit

Anlagen, Prozessgrenzen und nachvollziehbare Fertigungsbelege prüfen.

Prüfbarkeit

Prüfmethoden, Messmittel und rückverfolgbare Prüfberichte bestätigen.

Lieferantentransparenz

Rechtsträger, Standort, Zertifikatsumfang und direkte Kontakte prüfen.

Die Kriterien dienen als Orientierung für technische Einkaufsprüfungen. Konkrete Kunden, Länder, Bewertungsdaten oder Live-Nachfragen werden nur angezeigt, wenn entsprechende belastbare Daten vorliegen.

Hersteller von PHY (Physical Layer) Chip

Herstellerprofile mit passender Produktionsfähigkeit in China.

Hersteller eintragen

Vergleichen Sie Produktumfang und Quellenangaben. Nennen Sie bei Ihrer Anfrage Spezifikationen, Menge und Liefertermin.

Anfrage

Beschaffungsinformationen anfragenfür PHY (Physical Layer) Chip

Informationen zu Einsatzbereich, Spezifikationsgrenzen, Lieferantentypen und RFQ-Vorbereitung anfragen.

Wohin Ihre Anfrage geht: Direkt an die CNFX-Redaktion — und an den Hersteller, sofern dieses Produkt mit einem bestätigten Profil verknüpft ist. Keine Weitergabe an eine Lieferantenliste.
Ihre Daten bleiben hier: Wir verkaufen oder vermieten keine Anfragedaten und nehmen Sie in keinen Verteiler auf. Nutzung ausschließlich zur Beantwortung dieser Anfrage.
Keine Provision, kein Zwischenhändler: CNFX ist ein Verzeichnis. Wir nehmen keinen Anteil an Aufträgen und verhandeln nicht im Namen eines Lieferanten.
Angaben für Ihre Anfrage: Nennen Sie Produktspezifikationen, Menge, Lieferort und gewünschten Termin.

Häufige Fragen

Was ist der Unterschied zwischen einem PHY-Chip und einem MAC-Controller?

Ein PHY-Chip implementiert die Funktionen der Bitübertragungsschicht, wie Signalmodulation, Leitungscodierung und Taktrückgewinnung, während der MAC-Controller die Rahmenbildung, Adressierung und Fehlererkennung auf der Sicherungsschicht übernimmt. Sie arbeiten zusammen in einer Netzwerkschnittstelle.

Welche Datenraten unterstützt dieser PHY-Chip?

Laut Verzeichnisreferenz unterstützt er 10/100/1000 Mbit/s, entsprechend 10BASE-T, 100BASE-TX und 1000BASE-T gemäß IEEE 802.3. Die tatsächliche Unterstützung hängt vom spezifischen Modell ab und muss mit dem Hersteller bestätigt werden.

Was ist der Betriebstemperaturbereich?

Das Verzeichnis listet einen industriellen Betriebstemperaturbereich von -40 bis 85°C auf. Dies ist ein Referenzbereich; verifizieren Sie den genauen Bereich für die spezifische Teilenummer.

Welche Schnittstelle verwendet dieser PHY-Chip zur Verbindung mit dem MAC?

Das Verzeichnis listet RGMII/MII als MAC-Schnittstelle auf, gemäß IEEE 802.3. Dies sind Standardschnittstellen zum Verbinden eines PHY mit einem MAC. Bestätigen Sie die Kompatibilität mit Ihrem spezifischen MAC-Controller.

Kann ich Hersteller direkt kontaktieren?

CNFX ist ein offenes Verzeichnis, keine Handelsplattform und kein Beschaffungsagent. Herstellerprofile und Formulare helfen bei der Vorbereitung des direkten Kontakts.

CNFX Industrial Index v2.6.11 · Herstellung von Computern, elektronischen und optischen Erzeugnissen