Technische Definition
Ein Protocol-PHY-Chip ist eine integrierte Schaltung, die als Transceiver der physischen Schicht in einem Schnittstellenmodul dient und dafür verantwortlich ist, digitale Daten in analoge Signale für die Übertragung über physische Medien (wie Kupferkabel oder Glasfaser) umzuwandeln und umgekehrt für den Empfang. Er übernimmt Signalmodulation, Kodierung, Synchronisation und elektrische/optische Schnittstellen gemäß spezifischer Kommunikationsstandards (z. B. Ethernet, USB, PCIe). Dieser Verzeichniseintrag bietet Referenzspezifikationen für einen typischen industrietauglichen PHY-Chip, einschließlich einer Versorgungsspannung von 3,3 V ±10 %, einer Leistungsaufnahme von 0,5–1,5 W bei 100 Mbit/s und Unterstützung für Datenraten von 10/100/1000 Mbit/s gemäß IEEE 802.3. Der Betriebstemperaturbereich liegt bei -40 bis 85 °C, die Lagertemperatur bei -55 bis 125 °C und die maximale Sperrschichttemperatur bei -40 bis 125 °C. Das Gerät wird in einem QFN-48-Gehäuse mit einer Grundfläche von 7x7 mm (49 mm²) angeboten und hat eine ESD-Festigkeit von ±8 kV (HBM) gemäß IEC 61000-4-2. Der Luftfeuchtigkeitsbereich beträgt 5–95 % relative Luftfeuchtigkeit, nicht kondensierend. Der Chip besteht aus Silizium. Diese Werte sind typische Referenzbereiche und müssen mit dem rechtlichen Hersteller oder Lieferanten für das spezifische Modell und die Anwendung verifiziert werden. Der Chip arbeitet, indem er digitale Daten von der Media Access Control (MAC)-Schicht empfängt, eine physische Schichtkodierung (z. B. 8b/10b, 64b/66b) anwendet, sie in elektrische oder optische Signale moduliert, die für das Übertragungsmedium geeignet sind, und diese Signale über die Schnittstelle treibt. Beim Empfang führt er Signalaufbereitung, Taktrückgewinnung, Demodulation und Dekodierung durch, um die digitalen Daten für die MAC-Schicht zu rekonstruieren. Auswahlkriterien umfassen die erforderliche Datenrate, den Schnittstellenstandard, das Leistungsbudget und die Umgebungsbedingungen. Verifizierungsfragen sollten die Einhaltung des relevanten Standards, den tatsächlichen Stromverbrauch und die thermische Leistung betreffen. Wartungssignale umfassen die Überwachung auf Bitfehler, Verbindungsverlust und Temperaturabweichungen. Fehlergrenzen werden durch die absoluten Maximalwerte definiert, wie Sperrschichttemperatur und ESD-Festigkeit.
Funktionsprinzip
Der Chip arbeitet, indem er digitale Daten von der Media Access Control (MAC)-Schicht empfängt, eine physische Schichtkodierung (z. B. 8b/10b, 64b/66b) anwendet, sie in elektrische oder optische Signale moduliert, die für das Übertragungsmedium geeignet sind, und diese Signale über die Schnittstelle treibt. Beim Empfang führt er Signalaufbereitung, Taktrückgewinnung, Demodulation und Dekodierung durch, um die digitalen Daten für die MAC-Schicht zu rekonstruieren. Das physische Medium kann Kupfer oder Glasfaser sein, und der Chip übernimmt die notwendige elektrische oder optische Schnittstelle. Die Datenrate wird gemäß IEEE 802.3 automatisch ausgehandelt und unterstützt 10/100/1000 Mbit/s. Die Versorgungsspannung des Chips beträgt 3,3 V ±10 %, und er arbeitet in einem Temperaturbereich von -40 bis 85 °C. Das Gerät ist für industrielle Umgebungen ausgelegt, mit einer ESD-Festigkeit von ±8 kV (HBM) und einem Luftfeuchtigkeitsbereich von 5–95 % relativer Luftfeuchtigkeit, nicht kondensierend. Das Gehäuse ist QFN-48 mit einer Grundfläche von 7x7 mm. Diese Spezifikationen sind Referenzwerte und müssen für das spezifische Modell bestätigt werden.
