Strukturierte Fertigungsdaten · 2026

HDI-Leiterplatten-Substrat (High-Density Interconnect)

Auf Basis strukturierter CNFX-Herstellerprofile wird HDI-Leiterplatten-Substrat (High-Density Interconnect) im Bereich Elektronikkomponentenfertigung anhand von Lagenanzahl bis Mindestleiterbahnbreite eingeordnet.

Technische Definition und Kernbaugruppe

Ein typisches HDI-Leiterplatten-Substrat (High-Density Interconnect) wird durch die Baugruppe aus Kupferleitfähige Schichten und Dielektrischer Kernwerkstoff beschrieben. Für industrielle Anwendungen werden Materialauswahl, Fertigungsprozess und Prüfbarkeit gemeinsam bewertet.

Fortschrittliches Leiterplatten-Substrat für die Miniaturisierung elektronischer Baugruppen

HDI-Leiterplatten-Substrat (High-Density Interconnect) in einer industriellen Fertigungsumgebung
Repräsentative Produktabbildung. Aussehen und Spezifikationen mit dem Hersteller bestätigen.

Technische Definition

Ein High-Density-Interconnect-Leiterplatten-Substrat (HDI) ist ein spezielles Kernmaterial für Leiterplatten, das für die Montage und Verbindung von oberflächenmontierten elektronischen Bauteilen mit extrem feinem Raster und hoher Bauteildichte entwickelt wurde. Es dient als grundlegende strukturelle und elektrische Plattform in elektronischen Baugruppen und verfügt über Mikrovias, feine Leiterbahnen und mehrere leitende Schichten, um komplexe Schaltungen in kompakten Formfaktoren zu ermöglichen. Diese Substrate sind für moderne Elektronik unerlässlich, wenn Platzbeschränkungen und Leistungsanforderungen fortschrittliche Verpackungslösungen über herkömmliche PCB-Fähigkeiten hinaus erfordern. Sie bieten die physische Schnittstelle und elektrischen Pfade zwischen integrierten Schaltkreisen, passiven Bauteilen und externen Verbindern in fertigen elektronischen Geräten.

Typische Parameter für HDI-Substrate umfassen eine Schichtzahl von 4 bis 30, minimale Leiterbahnbreiten von 0,05–0,1 μm und minimale Via-Durchmesser von 0,1–0,15 μm. Die Dielektrikumsdicke variiert von 0,05 bis 0,2 mm, und das Kupfergewicht reicht von 0,5 bis 2 oz/ft². Die Glasübergangstemperatur beträgt typischerweise 170–200 °C, und die Plattendicke reicht von 0,4 bis 3,2 mm. Seitenverhältnisse von 8–12 sind üblich, und Oberflächenfinishes können ENIG, OSP oder HASL umfassen. Die Impedanztoleranz beträgt typischerweise ±10 %, die maximale Betriebstemperatur 150–170 °C, die Wärmeleitfähigkeit 0,3–1,0 W/m·K, die Schälfestigkeit 0,7–1,4 N/mm und die Feuchtigkeitsempfindlichkeitsstufen reichen von 1 bis 3. Diese Werte sind Referenzbereiche und müssen für spezifische Modelle und Anwendungen verifiziert werden.

Normen wie IPC-2221, IPC-4101, IPC-6012, IPC-4552, IPC-2141, ASTM D5470, IPC-TM-650 und IPC/JEDEC J-STD-020 werden häufig als Beschaffungsreferenzen zitiert. Die Konformität muss jedoch für jedes spezifische Produkt mit dem Hersteller oder Lieferanten bestätigt werden.

Funktionsprinzip

Das Substrat bietet mechanische Unterstützung und elektrische Verbindung durch strukturierte leitende Kupferschichten, die durch dielektrisches Isoliermaterial getrennt sind. Durchkontaktierungen und Mikrovias schaffen vertikale Verbindungen zwischen den Schichten und bilden vollständige Schaltungen. Die feinen Leiterbahnen und mehreren Schichten ermöglichen eine hochdichte Verdrahtung, während das dielektrische Material elektrische Isolierung und Wärmemanagement gewährleistet. Das Design des Substrats muss elektrische Leistung, Wärmeableitung und mechanische Stabilität ausbalancieren, wobei Parameter wie Leiterbahnbreite, Via-Durchmesser und Schichtzahl seine Fähigkeiten bestimmen.

Technische Parameter

Technische Parameter
ParameterTypischer BereichHinweise & Auswahlkriterien
Lagenanzahl4–30 LagenGesamtanzahl der leitfähigen Kupferlagen im Substrat
Mindestleiterbahnbreite0.05–0.1 µmKleinste erreichbare Leiterbahnbreite für SignalführungIPC-2221
Mindestdurchmesser der Durchkontaktierung0.1–0.15 µmKleinster gebohrter und metallisierter DurchgangslochdurchmesserIPC-2221
Dielektrische Dicke0.05–0.2 mmDicke des Isoliermaterials zwischen leitfähigen SchichtenIPC-4101
Kupfergewicht0.5–2 oz/ft²Dicke der Kupferfolie auf jeder leitfähigen SchichtIPC-6012
Glasübergangstemperatur170–200 °CTemperatur, bei der das Substratmaterial zu erweichen beginntIPC-4101
Plattenstärke0.4–3.2 mmThinner boards for space-constrained designs.IPC-6012
Seitenverhältnis8–12Higher aspect ratio challenges plating uniformity.IPC-2221
OberflächenbeschichtungENIG, OSP, HASLENIG for fine pitch and wire bonding.IPC-4552
Impedanztoleranz±10 %Tighter tolerance for high-speed signals.IPC-2141
Maximale Betriebstemperatur150–170 °CLimited by Tg and solder joint reliability.IPC-6012
Wärmeleitfähigkeit0.3–1.0 W/m·KHigher for better heat dissipation.ASTM D5470
Schälfestigkeit0.7–1.4 N/mmMinimum 0.7 N/mm for reliable solder joints.IPC-TM-650
Feuchtigkeitsempfindlichkeitsstufe1–3 PegelLevel 1 for unlimited floor life.IPC/JEDEC J-STD-020

Die Bereiche sind branchenübliche Richtwerte zur Angebotsvorbereitung und keine Zusage des Lieferanten. Bestätigen Sie jeden Wert und jede Norm vor der Bestellung beim rechtlichen Hersteller.

Hauptmaterialien

FR-4-Epoxid-Laminat Kupferfolie Polyimid-Folie Lötstopplack

Komponenten / BOM

Components / BOM
  • Kupferleitfähige Schichten
    Bereitstellung elektrischer Leiterbahnen für Signal- und Stromverteilung
    Material: Galvanisch abgeschiedene Kupferfolie
  • Dielektrischer Kernwerkstoff
    Isolierung zwischen leitfähigen Schichten und Bereitstellung mechanischer Stabilität
    Material: FR-4 Epoxidharz mit Glasfaserverstärkung
  • Durchkontaktierungen
    Herstellung vertikaler elektrischer Verbindungen zwischen verschiedenen Substratschichten
    Material: Chemisch abgeschiedenes Kupfer mit galvanischer Kupferbeschichtung
  • Lötstoppmaske
    Schützt Kupferleiterbahnen vor Oxidation und verhindert Lötbrückenbildung
    Material: Flüssiges, fotobildbares (LPI) Epoxidharz

FMEA · Fehleranalyse

Ursache → Fehlermodus → Engineering-Maßnahme

Thermische Zyklen von -40 °C bis 125 °C bei 1000 Zyklen Mikrovia-Fassungsriss bei 45°-Bruchflächenebene Sequenzielle Laminierung mit gefüllten Vias unter Verwendung von 65 % kupfergefülltem Epoxidharz
Elektromigration bei Stromdichte >10^5 A/cm² Leitfähige Filamentbildung zwischen benachbarten Leiterbahnen Elektrolose Nickel-Immersionsgold-Beschichtung (ENIG) mit 3–5 μm Nickel-Sperrschicht

Technische Bewertung

Betriebsbereich
Betriebsbereich
0,1–2,0 mm Substratdicke, 25–150 μm Leiterbahn-/Abstandsbreite, 0,15–0,25 mm Via-Durchmesser
Belastungs- und Ausfallgrenzen
Delamination bei 260 °C für 10 Sekunden (bleifreies Reflow-Löten), Kupferabzugsfestigkeit <0,8 N/mm, dielektrischer Durchschlag bei >100 kV/mm
Unterschiedlicher thermischer Ausdehnungskoeffizient zwischen Kupfer (17 ppm/°C) und FR-4-Epoxid (14–17 ppm/°C in der Ebene, 50–70 ppm/°C durch die Ebene), der Grenzflächenspannung verursacht
Fertigungskontext
HDI-Leiterplatten-Substrat (High-Density Interconnect) wird innerhalb von Elektronikkomponentenfertigung nach Material, Prozessfenster und Prüfanforderungen bewertet.

Weitere Produktbezeichnungen

HDI PCB Core High-Density Circuit Board Substrate Microvia PCB Laminate Fine-Pitch Interconnect Substrate high density interconnect pcb substrate

Taxonomie und Suchbegriffe

Suchbegriffe, Aliase und technische Bezeichnungen für diesen CNFX Datensatz.

Eignung und Auslegungsdaten

Betriebsgrenzen
Betriebsdruck:Atmosphärisch bis 1 atm (typisch), vakuumkompatibel für Montageprozesse
Durchflussrate:Nicht zutreffend für festes Substrat
Betriebstemperatur:-55 °C bis +125 °C (betrieblich), bis +260 °C (Lötschwellenwert beim Reflow-Löten)
Montage- und Anwendungskompatibilität
Unterhaltungselektronik (Smartphones, Wearables)Medizingeräte (implantierbar, diagnostisch)Automotive ADAS/ECU-Systeme
Nicht geeignet: Hochspannungs-Energieübertragung (>1 kV) oder Umgebungen mit extremen mechanischen Vibrationen ohne zusätzliche Verstärkung
Auslegungsdaten
  • Erforderliche Lagenanzahl und Stapelkonfiguration
  • Minimale Strukturgröße (Leiterbahn/Abstand/Via-Durchmesser)
  • Platinendicke und dimensionelle Einschränkungen

Zuverlässigkeits- und Risikoanalyse

Ausfallmodus und Ursache
Delamination von Mikrovias
Ursache: Thermische Zyklusbelastung, die die Haftgrenzen der dielektrischen Materialien überschreitet, oft aufgrund schlechter Materialauswahl oder Fertigungsfehler in der hochdichten Via-Struktur.
Bildung leitfähiger anodischer Filamente (CAF)
Ursache: Elektrochemische Migration entlang von Glasfasern im Substrat unter feuchten Bedingungen und angelegter Spannung, die zu Kurzschlüssen zwischen eng beieinander liegenden Leitern führt.
Wartungsindikatoren
  • Intermittierende elektrische Ausfälle oder Signalverschlechterung während thermischer Zyklen (über Systemfehlerprotokolle oder Leistungsüberwachung hörbar)
  • Sichtbare Verfärbung, Blasenbildung oder Verzug des Leiterplatten-Substrats unter Vergrößerung (visueller Inspektionsindikator)
Technische Hinweise
  • Strikte Umgebungskontrollen (Luftfeuchtigkeit < 40 % RH, stabile Temperatur) während des Betriebs und der Lagerung implementieren, um hygroskopische Spannungen und elektrochemische Risiken zu minimieren.
  • Konformale Beschichtung verwenden, die mit HDI-Materialien kompatibel ist, und präzise thermische Profilierung während der Montage anwenden, um Eigenspannungen in Mikrovias und Lagen zu reduzieren.

Konformität und Fertigungsnormen

Referenznormen
IPC-6012E: Qualifikations- und Leistungsspezifikation für starre LeiterplattenIEC 61188-5-1: Leiterplatten und Leiterplattenbaugruppen - Gestaltung und Anwendung - Teil 5-1: Anschlussüberlegungen (Land/Verbindung) - Allgemeine Anforderungen
Fertigungsgenauigkeit
  • Leiterbahnbreite/-abstand: +/-0,02 mm
  • Via-Positionierung: +/-0,025 mm
Qualitätsprüfung
  • Automatisierte optische Inspektion (AOI) für Mikrovia-Integrität und Musterwiedergabetreue
  • Querschnittsanalyse für Lagenausrichtung und Plattierungsdickenverifizierung

Hersteller von HDI-Leiterplatten-Substrat (High-Density Interconnect)

Herstellerprofile mit passender Produktionsfähigkeit in China.

Die Herstellerliste dient der Vorrecherche und Einordnung von Fertigungskapazitäten. Sie ist keine Zertifizierung, kein Ranking und keine Transaktionsgarantie.

Diese Seite teilen

Beispielhafte Bewertungskriterien aus Einkaufsprozessen

Keine Kundenbewertung und keine Echtzeitdaten. Die Werte zeigen typische Prüfkriterien in RFQ- und Lieferantenbewertungsprozessen.

Technische Dokumentation
4/5
Fertigungsfähigkeit
4/5
Prüfbarkeit
5/5
Lieferantentransparenz
3/5

Die Kriterien dienen als Orientierung für technische Einkaufsprüfungen. Konkrete Kunden, Länder, Bewertungsdaten oder Live-Nachfragen werden nur angezeigt, wenn entsprechende belastbare Daten vorliegen.

LieferketteVerwandte Produkte und Komponenten

Heizstufe

Heizstufe für die Elektronikbauteilfertigung, Heizleistung 1–10 kW, max. Betriebstemperatur 200–400 °C, Heizelemente aus SS304/SS316, Schutzart IP54–IP65.

Spezifikationen ansehen ->

Häufige Fragen

Was ist ein HDI-Leiterplatten-Substrat?

Ein HDI-Leiterplatten-Substrat ist ein spezielles Kernmaterial für Leiterplatten, das hohe Bauteildichte und feine Verbindungen ermöglicht. Es verfügt über Mikrovias, feine Leiterbahnen und mehrere leitende Schichten, um kompakte elektronische Baugruppen zu unterstützen.

Was sind typische Schichtzahlen für HDI-Substrate?

Typische Schichtzahlen reichen von 4 bis 30 Schichten, abhängig von der Komplexität der Schaltung. Die genaue Anzahl muss vom Design festgelegt und mit dem Hersteller verifiziert werden.

Welche Normen gelten für HDI-Substrate?

Häufige Normen sind IPC-2221 für Design, IPC-4101 für Materialien, IPC-6012 für Leistung und IPC-4552 für Oberflächenfinishes. Diese sind Referenzen für Beschaffung und Verifizierung, nicht für Konformitätsnachweise.

Wie verifiziere ich die Eignung eines HDI-Substrats für meine Anwendung?

Sie müssen modellspezifische Parameter wie minimale Leiterbahnbreite, Via-Durchmesser, Dielektrikumsdicke und thermische Eigenschaften mit dem Hersteller oder Lieferanten bestätigen. Verifizieren Sie auch die Konformität mit relevanten Normen für Ihre Anwendung.

Kann ich Hersteller direkt kontaktieren?

CNFX ist ein offenes Verzeichnis, keine Handelsplattform und kein Beschaffungsagent. Herstellerprofile und Formulare helfen bei der Vorbereitung des direkten Kontakts.

CNFX Industrial Index v2.6.09 · Elektronikkomponentenfertigung

Datenbasis

CNFX-Herstellerprofile, technische Klassifikation, öffentlich verfügbare Produktinformationen und fortlaufende Plausibilitätsprüfung.

Vorläufige technische Einordnung
Diese Seite dient der strukturierten Vorbereitung von Recherche, RFQ und Lieferantenbewertung. Sie ersetzt keine Lieferantenqualifizierung, keine Normenprüfung und keine technische Freigabe durch den Käufer.
Anfrage

Beschaffungsinformationen anfragenfür HDI-Leiterplatten-Substrat (High-Density Interconnect)

Informationen zu Einsatzbereich, Spezifikationsgrenzen, Lieferantentypen und RFQ-Vorbereitung anfragen.

Wohin Ihre Anfrage geht
Direkt an die CNFX-Redaktion — und an den Hersteller, sofern dieses Produkt mit einem bestätigten Profil verknüpft ist. Keine Weitergabe an eine Lieferantenliste.
Ihre Daten bleiben hier
Wir verkaufen oder vermieten keine Anfragedaten und nehmen Sie in keinen Verteiler auf. Nutzung ausschließlich zur Beantwortung dieser Anfrage.
Keine Provision, kein Zwischenhändler
CNFX ist ein Verzeichnis. Wir nehmen keinen Anteil an Aufträgen und verhandeln nicht im Namen eines Lieferanten.
Was wir nicht zusichern
Eine Listung ist keine Empfehlung. Prüfen Sie jeden Lieferanten und jeden Wert vor der Bestellung selbst.

Ihre Geschäftsdaten werden nur zur Bearbeitung dieser Anfrage verwendet.

Vielen Dank. Ihre Anfrage wurde gesendet.
Senden fehlgeschlagen. Bitte erneut versuchen oder schreiben Sie uns an [email protected].

Fertigung für HDI-Leiterplatten-Substrat (High-Density Interconnect)?

Herstellerprofile mit passender Produkt- und Prozesskompetenz vergleichen.

Vorheriges Produkt
Automatisiertes Lötpasten-Inspektionssystem (SPI)
Nächstes Produkt
Heizstufe
AngebotChat